Modelagem de defeitos em circuitos integrados na perspectiva do leiaute

Larissa de Melo Soares

Universidade Federal da Paraíba (UFPB) Brasil

Cleonilson Protásio de Souza

ORCID iD Universidade Federal da Paraíba (UFPB) Brasil

Resumo

O aumento da densidade de transistores em circuitos integrados (CIs), em virtude dos avanços da tecnologia de fabricação, tornaram os procedimentos de testes de CIs mais complexos. Ao passo que quanto maior a densidade, menor é o espaçamento entre os componentes e suas conexões, aumentando a probabilidade de haver falhas entre os componentes na presença de defeitos físicos. Em virtude da redução no espaçamento, os modelos de falhas clássicos, que representam defeitos físicos em circuitos integrados, já não satisfazem os requisitos atuais para testes. Por isso, atualmente tem-se estudado modelos de falhas que sejam baseados no próprio leiaute do CI e não somente em seu diagrama em nível lógico ou em nível de transistores. Tais modelos visam analisar o leiaute como um todo e verificar os pontos mais prováveis de acontecer uma falha em consequência de um possível defeito físico. Neste trabalho é feito um estudo dos modelos de falhas clássicos e os modelos baseados na perspectiva do leiaute, e são explanados os conceitos de tipos de falhas, defeitos e elementos parasitas. E, finalmente, foram obtidos resultados experimentais com um inversor e foram comparadas as respostas obtidas pela simulação analógica com esquemático, com as respostas obtidas pela simulação baseada no leiaute do inversor com os elementos parasitas.

Palavras-chave


Testes de circuitos integrados; Modelos de falhas clássicos; Modelos de falhas na perspectiva do leiaute


Texto completo:

Referências


ALLAN, G. A comparison of efficient dot throwing and shape shifting extra material critical area estimation. In: IEEE COMPUT. SOC, Proceedings... 1998. p. 44–52. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=732150.

ALLAN, G.; WALTON, A. Efficient critical area estimation for arbitrary defect shapes. In: IEEE COMPUT. SOC. Proceedings... 1997. p. 20–28. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=628305.

ALLAN, G.; WALTON, A. Critical area extraction for soft fault estimation. IEEE Transactions on Semiconductor Manufacturing, v. 11, n. 1, p. 146–154, fev. 1998. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htmarnumber=661294.

ALLAN, G.; WALTON, A. Efficient extra material critical area algorithms. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, v. 18, n. 10, p. 1480–1486, out.

Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=790624.

BUBEL, I. et al. AFFCCA: a tool for critical area analysis with circular defects and lithography deformed layout. In: IEEE COMPUT. SOC. PRESS. Proceedings... 1995, p. 10–18. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htmarnumber=476932.

CHENG, W. T. et al. Enhancing Transition Fault Model for Delay Defect Diagnosis. In: IEEE. Proceedings... 2008. p. 179–184. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=4711579.

COX, H.; RAJSKI, J. Stuck-open and transition fault testing in CMOS complex gates. IN: IEEE COMPUT. SOC. PRESS. Proceedings... 1988, p. 688–694. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=207853.

GARCIA, R. Rethink fault models for submicron-IC test. 2001. Disponível em: http://www.edn.com/design/test-andmeasurement/4382876/Rethink-fault-models-for submicron-IC-tes.

GKATZIANI, M. et al. Accurately determining bridging defects from layout. In: IEEE. Proceedings... 2007. p. 1-4. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=4295259.

HAPKE, F. et al. Defect-oriented cell-aware atpg and fault simulation for industrial cell libraries and designs. In: TEST CONFERENCE, 2009. ITC 2009. INTERNATIONAL. Proceedings..., 2009. p. 1–10.

HAPKE, F. et al. Cell-Aware Test. IEEE Transactions on Computer-Aided Designof Integrated Circuits and Systems, v. 33, n. 9, p. 1396-1409, set. 2014. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=6879635.

HAPKE, F. et al. Defect-oriented cell-internal testing. In: TEST CONFERENCE (ITC), 2010 IEEE INTERNATIONAL. Proceedings... 2010. p. 1-10.

HAPKE, F.; SCHLOEFFEL, J. Introduction to the defectoriented cell-aware test methodology for significant reduction of DPPM rates. In: IEEE. Proceedings... 2012, p. 1–6. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=6233046.

HAPKE, F. et al. Gate-exhaustive and cell-aware pattern sets for industrial designs. In: IEEE. Proceedings... 2011, p. 1-4. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm/arnumber=5783604.

HESS, C.; WEILAND, L. Wafer level defect density distribution using checkerboard test structures. In: IEEE. Proceedings... 1998. p. 101–106. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=688050.

HURST, S. L. VLSI Testing - digital and mixed analogue/digital techniques. United Kingdom: IEE, 1998.

JACOMET, M.; GUGGENBUHL, W. Layoutdependent fault analysis and test synthesis for CMOS circuits. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, v. 12, n. 6, p. 888–899, jun. 1993. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=229763.

JALOTE, P. Fault Tolerance in Distributed System. New Jersey: Prentice Hall, 1994.

MEI, K. Bridging and stuck-at faults. IEEE Transactions on Computers, v. 23, n. 7, p. 720–727, jul. 1974. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=1672613.

PLUSQUELLIC, J. Design For Testability. 2006a. Disponível em: http://ece-research.unm.edu/jimp/vlsi_test/slides/dft_scan1.pdf.

PLUSQUELLIC, J. Falha stuck-at. 2006b. Disponível em: http://ece-research.unm.edu/jimp/vlsi_test/slides/faults2.pdf.

ROBERTO, B. et al. Transistor e sua evolução. 2009. Disponível em: http://pt.slideshare.net/brunodemetrio/transstor-e-sua-evoluo.

SOUZA, C. Uma Arquitetura Autotestável para Circuitos Digitais Baseada no Algoritmo de Berlekamp-Massey e em Sistemas Imunológicos Artificiais. Tese (Doutorado) – Universidade Federal de Campina Grande, Campina Grande, 2005.

STANOJEVIC, Z.; WALKER, D. FedEx - a fast bridging fault extractor. In: IEEE. Proceedings... 2001. p.696–703. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=966690.

TZENG, C.-W.; CHENG, H.-C.; HUANG, S.-Y. Layout-based defect-driven diagnosis for intracell bridging defects. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, v. 28, n. 5, p. 764–769, maio, 2009. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=4838835.

WAICUKAUSKI, J. et al. Transition fault simulation. IEEE Design & Test of Computers, v. 4, n. 2, p. 32–38, 1987. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=4069962.

WU, C.-H.; LEE, K.-J. An Efficient Diagnosis Pattern Generation Procedure to Distinguish Stuck-at Faults and Bridging Faults. In: IEEE. Proceedings... 2014. p. 306–311. Disponível em: http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=6979118.


DOI: http://dx.doi.org/10.18265/1517-03062015v1n32p65-75

O arquivo PDF selecionado deve ser carregado no navegador caso tenha instalado um plugin de leitura de arquivos PDF (por exemplo, uma versão atual do Adobe Acrobat Reader).

Como alternativa, pode-se baixar o arquivo PDF para o computador, de onde poderá abrí-lo com o leitor PDF de sua preferência. Para baixar o PDF, clique no link abaixo.

Caso deseje mais informações sobre como imprimir, salvar e trabalhar com PDFs, a Highwire Press oferece uma página de Perguntas Frequentes sobre PDFs bastante útil.

Download do PDF
Imprimir artigo
Exibir metadados
Como citar este documento

Visitas a este artigo: 2951

Total de downloads do artigo: 2726